

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平10-260667

(43) 公開日 平成10年(1998) 9月29日

(51) Int.Cl.<sup>6</sup>  
 G 0 9 G 5/00  
 G 0 6 F 3/153  
 G 0 9 G 3/28  
 5/18

識別記号  
 5 5 0  
 5 2 0  
 3 3 0

F I  
 G 0 9 G 5/00 5 5 0 M  
 5 2 0 V  
 G 0 6 F 3/153 3 3 0 A  
 G 0 9 G 3/28 R  
 5/18

審査請求 未請求 請求項の数 6 O L (全 5 頁) 最終頁に続く

(21) 出願番号 特願平9-67085

(22) 出願日 平成9年(1997) 3月19日

(71) 出願人 000006611

株式会社富士通ゼネラル

神奈川県川崎市高津区末長1116番地

(72) 発明者 近藤 悟

川崎市高津区末長1116番地 株式会社富士通ゼネラル内

(72) 発明者 栗田 昌徳


川崎市高津区末長1116番地 株式会社富士通ゼネラル内

## (54) 【発明の名称】 映像表示装置

## (57) 【要約】

【課題】 PDP (プラズマディスプレイパネル) 等に内蔵のフレームメモリを利用して特別な制御系統を設けずに静止画像を表示する。

【解決手段】 入力映像データをフレームごとにスイッチ1で切換え、フレームメモリ2aと2bに交互に書き込み、フレームごとにスイッチ3で交互に切換えて読出し、駆動部4を介しPDPパネル5を駆動し映像を表示する。静止画切換部7を静止画像表示に切換えた場合、データイネーブル信号生成部6よりの信号出力が停止し、イネーブル検出部8でデータイネーブル信号なしを検出し、メモリ切換部9によるスイッチ1および3の切換えを停止し、同一フレームメモリの同一映像データを繰り返し読出し、PDPパネル5に静止画像を表示する。



## 【特許請求の範囲】

【請求項1】 2画面分のフレームメモリを有し、データイネーブル信号に応動し、垂直同期信号にて交互に一方のフレームメモリを入力映像データの書込みに切換え、と共に他方のフレームメモリを映像データの読出しに切換え、読出した映像データに基づいて表示するものにおいて、垂直走査期間にデータイネーブル信号が入力されない場合、次の垂直同期信号でのフレームメモリの切換えを停止するようにした映像表示装置。

【請求項2】 静止画像表示に切換える静止画切換部を設け、静止画切換部よりの信号にて前記データイネーブル信号の入力を停止するようにした請求項1記載の映像表示装置。

【請求項3】 前記フレームメモリの書込みおよび読出しを切換えるメモリ切換部と、データイネーブル信号を検出するイネーブル検出部とを設け、データイネーブル信号が検出されない場合はメモリ切換部の動作を停止するようにした請求項1または請求項2記載の映像表示装置。

【請求項4】 前記イネーブル検出部は、垂直同期信号に基づいてリセットされ、データイネーブル信号の入力にて検出信号を出力するD型フリップフロップ回路で構成した請求項3記載の映像表示装置。

【請求項5】 前記垂直同期信号を所要時間遅延する遅延部を設け、遅延部よりの信号で前記D型フリップフロップ回路をリセットするようにした請求項4記載の映像表示装置。

【請求項6】 前記メモリ切換部は、垂直同期信号をイネーブル検出部よりの信号でゲートする論理積回路と、論理積回路よりの信号にて書込切換信号および読出切換信号の極性をそれぞれ反転するT型フリップフロップ回路とからなる請求項3記載の映像表示装置。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】 本発明は映像表示装置に係り、プラズマディスプレイパネル（PDP）等に内蔵されるフレームメモリを用いて静止画像を表示するものに関する。

## 【0002】

【従来の技術】 静止画像を表示する装置では、フレームメモリを設けて映像データを書込み、これを繰り返し読出し、この映像データに基づいて表示器を駆動し、静止画像を表示する。ところで、PDPあるいはLCD（液晶表示器）等のように、マトリクス駆動型の表示器等では映像データを入力時と異なる順序で表示器に出力しなければならないものがあり、2画面分のフレームメモリを設け、一方のフレームメモリに映像データを書込むと同時に他方のフレームメモリから表示器の駆動方法に対応させて映像データを読出すという方法を用いており、静止画像の表示のためにこのフレームメモリを利用する

ことができれば別にフレームメモリを設けずにすむ。しかし、それには動画表示の制御用とは別に静止画像表示のための制御系統が必要となる。

## 【0003】

【発明が解決しようとする課題】 本発明はこのような点に鑑み、PDP等に通常の映像（動画等）を表示するために設けられているフレームメモリを特別な制御系統を設けることなく静止画像を表示するように制御可能にすることにある。

## 【0004】

【課題を解決するための手段】 本発明は上述の課題を解決するため、2画面分のフレームメモリを有し、データイネーブル信号（映像データ転送のための制御信号で、有効映像期間に出力される）に応動し、垂直同期信号にて交互に一方のフレームメモリを入力映像データの書込みに切換え、と共に他方のフレームメモリを映像データの読出しに切換え、読出した映像データに基づいて表示するものにおいて、垂直走査期間にデータイネーブル信号が入力されない場合、次の垂直同期信号でのフレームメモリの切換えを停止するようにした映像表示装置を提供するものである。

## 【0005】

【発明の実施の形態】 本発明による映像表示装置では、データイネーブル信号に応動し、垂直同期信号にてメモリ切換部により、2画面分のフレームメモリの一方に入力映像データを書込むと共に他方の映像データを読出す、というメモリ切換えを交互に行う。データイネーブル信号は静止画像表示への切換えにて停止され、データイネーブル信号の停止をイネーブル検出部で検出し、この検出に応じて次の垂直同期信号でのメモリ切換えを停止する、すなわち、何れかのフレームメモリの映像データを繰り返し読出し、画面に表示する。メモリ切換部は、論理積回路（ANDゲート）にて正極性の垂直同期信号をイネーブル検出部よりの信号でゲートし、ANDゲートよりの信号をT型フリップフロップ（T-FF）回路に印加し、出力される書込切換信号および読出切換信号の極性を垂直同期信号の入力の都度それぞれ反転し、イネーブル検出部は、垂直同期信号をD型フリップフロップ（D-FF）回路を複数縦属接続した遅延回路で所要時間遅延し、遅延回路よりの信号でD-FF回路をリセットし、データイネーブル信号の入力にてHレベル信号を出力するように構成する。

## 【0006】

【実施例】 以下、図面に基づいて本発明による映像表示装置の実施例を詳細に説明する。図1は本発明による映像表示装置の一実施例の要部ブロック図である。図において、1はスイッチで、入力映像データをフレームごとにフレームメモリ2aまたは2bに交互に切換えて入力する。フレームメモリ2aおよび2bは入力された映像データを1フレームずつ交互に記録する。3はスイッチで、フ

## 3

フレームメモリ2aおよび2bの映像データをフレームごとに切替えて交互に読出す。4は駆動部で、スイッチ3を介し入力される映像データに基づきPDPパネル5を駆動し、映像を表示する。6はデータイネーブル信号生成部で、映像データをフレームメモリ2a、2bに書き込むためのデータイネーブル信号を垂直同期信号(V-sync)および水平同期信号(H-sync)を基準にして生成する。7は静止画切替部で、静止画像の表示に切替える場合に操作し、データイネーブル信号生成部6の信号出力を停止する。8はイネーブル検出部で、データイネーブル信号生成部6よりの信号を検出する。9はメモリ切替部で、V-syncに忠動し、スイッチ1をa側またはb側に、スイッチ3をb側またはa側にそれぞれ切替え、イネーブル検出部8にてデータイネーブル信号が検出されない場合はスイッチ1および3の切替えを停止する。10は制御部で、各部を制御する。

【0007】図2は上述のイネーブル検出部8およびメモリ切替部9の一例の要部ブロック図である。イネーブル検出部8はD-F F回路11、12、13および14で構成され、D-F F回路11~13によりV-syncを所要時間(数クロック)遅延し、D-F F回路14はD-F F回路13よりの信号でリセットされ、データイネーブル信号の入力にてHレベルの信号(イネーブル検出信号)を出力する。また、メモリ切替部9はインバータ(NOT)回路15、ANDゲート16およびT-F F回路17で構成され、NOT回路15は負極性のV-syncを正極性に反転し、ANDゲート16はNOT回路15よりの正極性のV-syncをD-F F回路14よりの信号でゲートし、T-F F回路17は、ANDゲート16よりの信号にて、出力される書込切替信号および読出切替信号の極性をそれぞれ反転する。

【0008】次に、本発明による映像表示装置の動作を図3に示すタイムチャート(下段に一部を拡大して示す)を参照しながら説明する。まず、PDPパネル5に通常の表示(動画等)をする場合、映像データと共に入力されるV-syncおよびH-syncを基準にしてデータイネーブル信号生成部6で有効映像期間を示すデータイネーブル信号を生成し、この信号はイネーブル検出部8で検出される( )。イネーブル検出部8は、図2に示すD-F F回路11、12および13の縦属接続回路でV-syncを数クロック遅延し( )、D-F F回路14を遅延されたV-syncでクリアし、次のデータイネーブル信号にてHレベルの信号(イネーブル検出信号)を出力し、ANDゲート16に印加する。なお、上記遅延は、D-F F回路14が次の垂直走査期間に入る前にクリアされないようにするためである。

【0009】メモリ切替部9は、図2に示すNOT回路15でV-sync(同期負極性)の極性を反転し、正極性のV-syncをANDゲート16に入力する。ANDゲート16はこのV-syncと前記イネーブル検出部8(D-F F回路14)よりのイネーブル検出信号との論理積を出力す

## 4

る。すなわち、V-syncが入力されたときイネーブル検出信号がHレベルの場合にHレベルの信号を出力し、T-F F回路17に印加する。T-F F回路17はANDゲート16よりの信号の都度、次のV-syncのときQ端子より出力する書込切替信号およびバーQ端子より出力する読出切替信号の極性をそれぞれ反転し、スイッチ1をa側→b側(またはb側→a側)に、スイッチ3をb側→a側(またはa側→b側)にそれぞれ切替える。

【0010】これにより、フレームメモリ2aに書込まれた最初のフレームの映像データを次のフレームの映像データがフレームメモリ2bに書込まれる間に読出し、フレームメモリ2bの映像データを読出す間にその次のフレームの映像データをフレームメモリ2aに書込み、その間にフレームメモリ2bの映像データを読出す、という動作を繰り返す。フレームメモリ2aまたは2bより読出された映像データは駆動部4に入力し、PDPパネル5を駆動し画面に通常の映像(動画等)を表示する。

【0011】静止画切替部7を静止画像表示に切替えた場合、静止画切替部7よりの信号でデータイネーブル信号生成部6よりの信号出力が停止され、イネーブル検出部8ではデータイネーブル信号が検出されず(D-F F回路14の出力がHレベルにならない)、従って、V-syncが入力してもANDゲート16の出力レベルはLであり、T-F F回路17は次のV-syncのとき出力信号およびを極性反転せず、スイッチ1およびスイッチ3の切替えが停止し、次にデータイネーブル信号が検出されるまで、フレームメモリ2a(または2b)より同一の映像データが繰り返し読出され、PDPパネル5には静止画像が表示される。

## 【0012】

【発明の効果】以上に説明したように、本発明による映像表示装置によれば、静止画表示の操作でデータイネーブル信号が停止されるのを検出し、フレームメモリの書込み・読出しの切替えを停止し、同一フレームの映像データを繰り返し読出し、静止画像を表示するものであるから、既存の映像表示装置で静止画像を表示することができ、別の制御系統あるいは装置を設ける必要がない。

## 【図面の簡単な説明】

【図1】本発明による映像表示装置の一実施例の要部ブロック図である。

【図2】イネーブル検出部およびメモリ切替部の一例の要部ブロック図である。

【図3】本発明による映像表示装置の動作を説明するためのタイムチャートである。

## 【符号の説明】

1、3 スイッチ

2a、2b フレームメモリ

4 駆動部


5 PDPパネル

6 データイネーブル信号生成部

5

- 7 静止画切換部
- 8 イネーブル検出部
- 9 メモリ切換部
- 10 制御部


【図1】




6

- 11~14 D-F F回路
- 15 インバータ (NOT) 回路
- 16 論理積回路 (ANDゲート)
- 17 T-F F回路

【図2】



【図3】



フロントページの続き